Giảm điện áp phân hủy thiết bị và kích thước kết nối đặt ra tăng rủi ro ESD trong các quy trình phụ 16NM. Pathfinder-SC cung cấp phân tích toàn diện về các sự kiện ESD trên chip, đây là một yêu cầu cho tất cả các thiết kế chip.
210299_210581
Bất kỳ vấn đề được phát hiện nào cũng có thể được gỡ lỗi nhanh chóng với phân tích dựa trên bố cục Pathfinder-SC, và công nghệ phát hiện nguyên nhân gốc, một lần nữa tiết kiệm thời gian và thời gian tăng tốc cho thị trường.
Pathfinder-SC bao gồm tất cả các khả năng trong một Chơi casino-từ việc thực hiện mô tả RC và mô phỏng ESD, đến phân tích nguyên nhân gốc và cung cấp phản hồi tối ưu hóa. Nó bao gồm một trình trích xuất RC tích hợp và không yêu cầu thêm giấy phép hoặc công cụ bên ngoài.
Pathfinder-SC được liên kết với silicon bởi một số khách hàng và được xác nhận bởi nhiều xưởng đúc đảm bảo độ chính xác và giảm rủi ro silicon.